UFPB › SIGAA - Sistema Integrado de Gestão de Atividades Acadêmicas João Pessoa, 25 de Abril de 2024
Unidade 01 - Introdução a Verilog (25/07/2017 - 31/08/2017)

Nesta unidade vamos aprender os conceitos básicos de Verilog e resolver alguns exercícios para fixação do assunto discutido em sala.

  Notas de Aula   
  Leitura   
   Tutorial Quartus II   
Laboratório Digital - USP
  ARTIGO: Verilog vs VHDL - Muhammad Yasir   
Artigo que compara as duas linguagens padrões de descrições de hardware utilizadas na indústria: Verilog e VHDL.
  Diferenças entre VHDL, Verilog, and SystemVerilog   
Rob Dekker, CTO & Founder, Verific Design Automation
  Tutorial Quartus II   
Laboratório Digital - USP
  Lista de Exercícios   
Avaliação 01 (31/08/2017 - 31/08/2017)
Unidade 02 - Praticando Verilog e FPGAs (05/09/2017 - 14/11/2017)

Nesta unidade aprenderemos sobre o uso do Ambiente Quartus II e sobre  FPGAs com aulas teóricas e práticas que visam o desenvolvimento de aplicações para circuitos lógicos em verilog.

Quartus II - IDE (05/09/2017 - 05/09/2017)
Quartus II - Exercícios (07/09/2017 - 07/09/2017)
FPGAs: Funcionamento e Aplicações (12/09/2017 - 14/09/2017)
Práticas Verilog e FPGA - Aprendendo a usar Chaves e LEDs (19/09/2017 - 21/09/2017)
Práticas Verilog e FPGA - Uso de Botões (26/09/2017 - 28/09/2017)
Práticas Verilog e FPGA - Display de 7 Segmentos (03/10/2017 - 19/10/2017)
Máquina de Estados (Os dois grupos juntos) (10/10/2017 - 10/10/2017)
Práticas Verilog e FPGA - Uso de LCD e Exercícios (17/10/2017 - 31/10/2017)
Realizando testes em Verilog - Testbench (07/11/2017 - 07/11/2017)

O uso de testes em Verilog será utilizado para o projeto, não cairá na prova.

Avaliação 02 (09/11/2017 - 09/11/2017)

Programação em Verilog

  • LEDs
  • Chaves
  • Botões
  • Display de 7 segmentos
  • LCD
  • Máquina de Estados
  

Lista de Exercícios   

  Como alguns alunos falaram comigo hoje estou colocando aqui uma enquete sobre a possibilidade de adiamento da segunda avaliação. O que vocês acham, desejam adiar a prova? Só será adiada se mais de 60% da turma concordar.  
Unidade 03 - Projeto Final da Disciplina (14/11/2017 - 28/11/2017)
  Projeto Final de Circuitos Lógicos II - Grupos  
  Projeto Final  
Apresentação Final do Projeto da Disciplina (28/11/2017 - 28/11/2017)
  CL2 - Relatório de Projeto Final  
Inicia em 06/11/2017 às 0h 0 e finaliza em 03/12/2017 às 23h 59
  CL2 - Código de Projeto Final (.zip)  
Inicia em 22/11/2017 às 0h 0 e finaliza em 03/12/2017 às 23h 59
  Media Final   
  Media Final   

SIGAA | STI - Superintendência de Tecnologia da Informação da UFPB / Cooperação UFRN - Copyright © 2006-2024 | producao_sigaa-2.sigaa-2 | v24.4.6