Framework para Projeto e Avaliação de Sistemas Dinamicamente Reconfiguráveis
Reconfiguração Dinâmica, FPGA, System-on-Chip, SystemC TLM
A necessidade por sistemas de alto desempenho, disponibilidade e baixo consumo tem tornado a relação consumo-desempenho a principal demanda, sendo o carro chefe no desenvolvimento de Sistemas Embarcados. Para possibilitar soluções eficientes se faz necessária uma intensa investigação de possíveis alternativas de projeto com especial foco no consumo de energia. No estado da arte algumas técnicas se sobressaem e são aplicadas atualmente na indústria, tais como Dynamic Frequency Scaling (DFS) e Clock Gating. Simultaneamente, o crescimento do poder computacional e a redução de preços dos dispositivos reconfiguráveis (predominantemente as FPGAs) iniciaram uma nova oportunidade, permitindo que sistemas sejam reconfigurados dinamicamente, tornando-os muito mais flexíveis e consumindo bem menos energia.
Entretanto, este novo grau de liberdade adicionado aos Sistemas Embarcados traz também o desafio de projetá-los. Ainda são poucas as ferramentas que oferecem suporte direto e claro a Reconfiguração Dinâmica. Ainda não há um ciclo de projeto completo que vá desde a modelagem e simulação de alto nível até a síntese desses sistemas em chip.
Então, como simular o comportamento dinâmico de componentes quando ainda não se possui informações acerca de suas características em hardware? Como simular um módulo sendo configurado se não se conhece quanto tempo de configuração ele necessita, nem qual a área de FPGA que ele ocupará? Este projeto visa o estudo e a criação de um framework que permita que o suporte à Reconfiguração Dinâmica seja adicionado aos projetos, com um alto nível de fidelidade e redução considerável no tempo de produção, possibilitando que os custos e benefícios do uso da Reconfiguração Dinâmica sejam conhecidos e analisados ainda nas fases iniciais.